国内刻蚀机供应商崛起有望

                   

来源:内容综合自小葱看电子,作者 国君电子王聪/张天闻,谢谢。

晶圆制造是半导体生产的必要环节,它是指利用二氧化硅作为原材料制作单晶硅硅片的过程。

(篇幅所限,内容有删减,详见原文报告)

刻蚀是晶圆制造的关键步骤,刻蚀技术高低直接决定了芯片制程的大小,并且在成本上仅次于光刻,近年来随着3D NAND技术的不断兴起,刻蚀的重要性也愈发上升。

(篇幅所限,内容有删减,详见原文报告)

立足刻蚀重要参数,干法刻蚀大势所趋

刻蚀是用化学或物理方法对衬底表面或表面覆盖薄膜进行选择性腐蚀或剥离的过程,进而形成光刻定义的电路图形。刻蚀的基本目标是在涂胶的硅片上正确的复制掩模图形。有图形的光刻胶层在刻蚀中不受到腐蚀源显著的侵蚀。这层掩蔽膜用来在刻蚀中保护硅片上的特殊区域而选择性地刻蚀掉未被光刻胶保护的区域。在通常的CMOS工艺流程中,刻蚀都是在光刻工艺之后进行的。从这一点来看,刻蚀可以看成在硅片上复制所想要图形的最后主要图形转移工艺步骤。

刻蚀分为两种:干法刻蚀湿法刻蚀。在湿法刻蚀中,液体化学试剂以化学方式(如酸、碱和溶剂等)去除硅片表面的材料。干法刻蚀是把硅片表面暴露于气态中产生的等离子体,等离子体通过光刻胶中开出的窗口,与硅片发生物理或化学反应(或这两种反应),从而去掉暴露的表面材料。湿法刻蚀由于需要大量对人体和环境有害的腐蚀性化学试剂,目前在大规模集成电路制造中,正被干法刻蚀所替代。目前市场主流的刻蚀技术是干法刻蚀,占比高达90%。

刻蚀主要通过几个参数来表征,其中刻蚀速率是指在刻蚀过程中去除硅表面材料的速度,另一个刻蚀速率相关的概念是选择比,用来表示同一刻蚀条件下一种材料与另一种材料相比刻蚀速率快多少,高选择比意味着只刻蚀去掉想去除的那一层。刻蚀剖面指的是刻蚀图形的侧壁形状,分为两种:各向同性刻蚀剖面以及各向异性刻蚀剖面,各向异性的刻蚀剖面容易形成钻蚀,从而形成刻蚀偏差。刻蚀均匀性是用来衡量刻蚀工艺均匀性的指标,非均匀性刻蚀会产生额外的过刻蚀,保持硅片的均匀性是保证制造性能一致的关键。而刻蚀残留物是指在刻蚀后留在硅片表面不想要的材料,可以在去除光刻胶过程中用湿法刻蚀去掉。

湿法刻蚀本质上是各向同性的,因而湿法刻蚀不能用于亚微米器件中的选择性图形刻蚀。一些干法等离子体系统也能进行各向同性刻蚀。对于亚微米尺寸的图形来说,希望刻蚀剖面是各向异性的,即刻蚀只在垂直于硅片表面的方向进行,只有很少的横向刻蚀。这种垂直的侧壁使得在芯片上可以制作高密度的刻蚀图形。先进集成电路应用上通常需要88到89度的侧壁。各向异性刻蚀大部分是通过干法等离子体刻蚀来实现的。

干法刻蚀系统中,刻蚀作用是通过化学作用或物理作用,或者是化学和物理的共同作用来实现的,这些不同的刻蚀方法拥有不同的优劣势。其中物理和化学混合作用机理刻蚀能获得好的线宽控制并有不错的选择比,因此被大多数干法刻蚀工艺采用。

干法刻蚀三足鼎立,硅刻蚀难度最大

干法刻蚀根据被刻蚀的材料类型来分类,分为三种:金属刻蚀介质刻蚀硅刻蚀。

介质刻蚀在绝缘材料中雕刻图案以将半导体器件的导电部分分隔开。 对于先进的设备,这些结构可能具有较高的深宽比,并且涉及复杂、敏感的材料。 与刻蚀参数目标轻微的偏差(即使在原子尺度)也会对器件的质量产生负面影响。介质刻蚀一般要求刻蚀出比较高深宽比的缺口,并且要求下层材料有较高的选择比。

硅刻蚀用于需要去除硅的场合,浅沟槽隔离刻蚀(STI)、多晶硅栅极刻蚀(poly gate)是定义半导体器件尺寸的关键工序。由于技术的不断推进,在传统硅刻蚀的基础上发展出了深硅刻蚀,它有别于VLSI 中的硅刻蚀,因此又称为先进硅刻蚀(ASE) 工艺。它由于采用了感应耦合等离子体(ICP),所以与传统的反应离子刻蚀(RIE)、电子回旋共振(ECR)等刻蚀技术相比,具有更大的各向异性刻蚀速率比和更高的刻蚀速率,且系统结构简单。与此同时,在VLSI工艺技术进入深亚微米阶段之后,由于器件尺寸的不断缩小,产生了一系列严重影响器件性能的小尺寸效应,为了克服这些小尺寸效应,有效的器件隔离结构至关重要。基于LOCOS的隔离技术已经不适应深亚微米工艺的要求,STI技术由于所具有的几乎为零的场侵蚀,更好的平坦性和抗锁定性能以及低的结电容,已成为深亚微米工艺的主流隔离技术。STI良好的隔离性是以集成一系列复杂的单步工艺来获得的,工艺上的难点主要包括沟槽的刻蚀、介质的填充以及CMP的平坦化。

金属蚀刻工艺在连接形成集成电路(IC)的各个部件(例如,形成电线和电连接)中起关键作用。 

(篇幅所限,内容有删减,详见原文报告)

硅刻蚀作为晶体管层刻蚀方法,要求最高,难度最大。硅刻蚀是对底层晶体管的刻蚀,其对刻蚀形貌精度要求较高。因此其通常需要具备高选择比、高各向异性、高控制精度。如选择比方面,对于介质刻蚀,选择比一般为20:1到50:1左右;对于金属刻蚀,选择比则更低;而对于硅刻蚀,由于多晶硅栅、浅槽隔离等尺寸极小,故精度要求极高,选择比要达到150:1左右。同时小尺寸带来深宽比增大,硅刻蚀在14nm以下的深宽比会达到约30:1及以上,刻蚀难度加大。就制程工艺方面,对于介质刻蚀和金属刻蚀,28nm的刻蚀精度就可以处理14nm的集成电路,而硅刻蚀在14nm的集成电路制程下必须要求14nm的刻蚀精度。

干法刻蚀技术不断演进, ALE成未来之星

具体到干法刻蚀,运用等离子体的刻蚀是目前主流的刻蚀手段,按照等离子体产生的方式可以分为ICPCCPTCP等。

(篇幅所限,内容有删减,详见原文报告)

电容耦合(CCP)等离子体是通过匹配器和隔直电容把射频电压加到两块平行平板电机上进行放电而生成的,两个电极和等离子体构成一个等效电容器。最早用于半导体刻蚀工艺的等离子体就是这种电容耦合射频放电等离子体。不过在早期的等离子体刻蚀工艺中,都是采用单一射频功率原来驱动并维持放电,这种单一CCP放电的缺点之一是不能对等离子体密度和轰击到晶片上的粒子能量进行独立控制,为了解决这个矛盾,近几年人们提出了双频(或多频)电源驱动CCP放电,其a中一个是高频电源,一个是低频电源。原则上讲,采用这种双频驱动放电技术可以实现等离子体参数和离子能量分布的独立控制。前提是高频电源的频率足够高,否则当两个电源频率比较接近时,将会存在很强的非线性相互作用,这将影响等离子体密度的均匀性。这是双频放电等离子体刻蚀工艺中一个急需解决的问题。

电感耦合等离子体可以通过电流线圈缠绕充满气体的石英玻璃管进行放点来产生。有两种不同方式的电感耦合放电:一种是把射频线圈缠绕在柱状放电室的侧面,而另一种是把线圈放置在放电室顶部。在20世纪90年代,人们发现这种电感耦合放电可以在很低的工作气压下进行,而且可以产生高密度的等离子体,特别是不需要引入外磁场来增强这种放电。正是由于这些优点,近年来这种等离子体已经广泛的应用于硅半导体的刻蚀工艺中。电感耦合等离子体具有反常趋肤效应、无碰撞加热、负功率吸收、高次谐波电流等特点。

运用等离子体的干法刻蚀刻蚀按照腐蚀原理可以分为等离子体刻蚀(主要是化学反应过程),反应离子刻蚀(物理化学反映过程)(RIE),离子束铣(Ion Milling),聚焦离子束刻蚀等(FIB)。其中反应离子刻蚀(RIE)是目前业界重点发展的方向,广泛应用在国外龙头如拉姆研究,东京电子,国内中微半导体和北方华创也采用了反应离子刻蚀。反应离子刻蚀(RIE)是利用高频电场下气体辉光放电产生的离子轰击的物理效应和活性粒子的化学效应相结合来实现加工目的的一种技术。一般来说具有较高的刻蚀速率,良好的方向性和选择性,能刻蚀精细结构的图形。

高刻蚀速度和高均匀性一直是微细加工技术发展的主要内容,随着基片尺寸不断增大,器件结构尺寸不断缩小,这些要求就更为突出。新的等离子体产生方式是近年来干法刻蚀技术发展的重点。电子回旋共振(ECR)技术已得到普遍应用。它是1984年前后日本日立公司最早研究的,在较长时间里得不到重视,只在日本发展。直到八十年代末,美英法德的少数公司才开始开发,近年来发展很快。曾有人认为ECR技术是今后的发展主流,但没过多久,美国Lam公司与IGM公司合作发展了线圈耦合等离子体(TCP)技术,最近又出现螺线式、螺线共振式、空心阳极式和共振感应式等新型等离子体结构。这些新开拓的技术共同特点是能够产生高密度等离子体,以提高刻蚀速率和刻蚀均匀性。就目前来看,我国两大刻蚀设备供应商都相继推出了自己的ICP刻蚀设备,并且在不断发展更加先进的等离子体产生技术。中微半导体今年推出的Primo nanova和北方华创硅刻蚀设备NMC612D都采用了ICP技术。

摩尔定律的继续发展已经不仅仅指简单的微缩,无论是从2D向3D转变或是其他方式,产业界始终都有方法让芯片的密度和性能继续提高,而能耗和成本持续降低,反应离子刻蚀虽然快速可靠,但是随着技术的不断演进仍然存在三个挑战。首先,随着结构尺寸的不断缩小,人们需要尽可能降低由各种原因导致的工艺误差。其次,刻蚀工艺需要在去除目标材料的同时,完好保留下一层材料。第三,当达到期望的深度之后,等离子体中的高能离子可能会导致硅片表面粗糙或底层损伤,这是需要激励避免的问题。

(篇幅所限,内容有删减,详见原文报告)

原子层刻蚀(ALE)是一种能够精密控制被去除的材料量的先进技术。

(篇幅所限,内容有删减,详见原文报告)

ALE分为两大类,等离子体ALE高温ALE,也有试图结合两种技术的高温等离子体ALE技术。这两类ALE技术分别适用于不同类型的刻蚀,尽管在某些相同过程中它们是一起使用的,等离子体ALE使用高能离子或中性物质从表面上剔除物质的方法来进行刻蚀;而高温ALE应用于特定的高温气相反应。长时间以来,等离子体ALE一直在生产中应用。通常是等离子体ALE进行各向异性或定向蚀刻,相反的,高温ALE执行各向同性或单向蚀刻。混合技术仍然在研发当中,等离子体ALE已经应用于生产中,而高温ALE仍处于早期阶段,必须在更广泛的材料上进行实验。目前刻蚀设备国际龙头拉姆研究和东京电子相继推出了基于ALE技术的刻蚀设备,而国内企业北方华创也于近日公开了名为《原子层刻蚀装置及采用其的原子层刻蚀方法》发明专利文献,可见相关研究已经展开,产品发布指日可待。

受益建厂潮,多重因素共同推动市场需求

  • 设备投资占比巨大,刻蚀设备是重要一环

随着半导体制程迈入10nm以内,建设晶圆生产线的成本迅速提升,一条90nm制程的晶圆生产线的成本是20亿美元,20nm的成本是67亿美元而未来5nm生产线的成本将高达160亿美元,在这快速增加的成本背后,半导体设备是产线投资的主要投入项。半导体设备不仅种类繁多,而且为了在小制程下实现高精度操作,对设备具有极高的技术要求。技术的复杂性导致半导体设备具有极高的技术壁垒,价格昂贵,在90nm产线中设备支出占到70%,在20nm制程中占到85%,从14亿美元提高到了57亿美元。

晶圆制造设备占设备投资比例的80%,是占比最大的一类半导体设备。

(篇幅所限,内容有删减,详见原文报告)

晶圆制造设备巨大的价值又以光刻机刻蚀机以及薄膜沉积设备为主,这三种设备合计能占到设备投资额的50%-70%左右。

(篇幅所限,内容有删减,详见原文报告)

  • 受益建厂潮,国内刻蚀设备需求大,国产化率有待提

从过往产业转移过程来看,半导体全球级霸主的产生往往伴随着新应用新市场的快速崛起和国家财政的大力支持。目前我国半导体产业正处于新一代智能手机、物联网、人工智能、5G等行业崛起的过程中,应用市场需求庞大;同时政府以多项文件、专项计划大力支持,又通过大基金进行资本投入,使得我国兼具着产业转移的两大历史条件,有望成为第三次产业转移的最大受益者。

伴随着第三次产业转移,近年来,大陆半导体产业迎来大规模建厂潮,而伴随着国内产业投资量的迅猛增长,相关厂商的设备需求也大大增加。

(篇幅所限,内容有删减,详见原文报告)

接下来对于国内刻蚀机市场规模进行一个测算,首先统计正在兴建的产线情况。除了已经量产的9条12英寸产线外,从2014下半年至2017上半年,中国大陆正在兴建或宣布计划兴建的12英寸晶圆生产线共有23条(包括扩产升级的产线),大大超越了已有数量,这在史上也是绝无仅有的集建设时期。

受益建厂潮,国内产线建设拉动20亿美元刻蚀设备需求。分别用两种方法估计刻蚀设备的市场规模:

(1)根据之前的估计,对于不同制程,设备投资占产线投资比例不同:70%—90/65nm、75%—45nm、80%—32nm、85%—20nm,并且假设刻蚀设备占设备投资的15%,那么根据之前的数据可以得到国内在建产线所需刻蚀设备的市场规模大约为128.48亿美元。

(2)另一种方法是根据产线来估计规模,假设一条典型生产线的产能是3.5万,根据目前的市场情况假设一条产线需要介质刻蚀机20台、硅刻蚀机15台、金属刻蚀机10台,硅刻蚀机和介质刻蚀机价格都是400万美元,金属刻蚀机一台单价700万美元,那么一条典型的生产线的刻蚀设备价值是1.175亿美元,根据在建产能计算共有93.6亿美元。

对两种方法设置权重,对第一种方法设置70%的权重,对第二种设置30%的权重,加权平均之后可以得到现有在建计划预计拉动118.16亿美元的市场需求,按照国内现在国产化率11.41%,对未来进行测算,假设未来国产化率会随着国内设备企业的不断成长而不断提高,平均可以达到17%的水平,那么在建生产工厂预计会提供给国内刻蚀设备厂商20.08亿美元的设备需求。

刻蚀设备国产化率极低,潜在空间巨大。

(篇幅所限,内容有删减,详见原文报告)

  • 多种因素共同推动,刻蚀设备需求高企

刻蚀设备市场体量巨大、增速可观。据 Factor Equilibrium 预测,2016 年全球刻蚀设备市场规模为 78 亿美元,2017-2025年市场销售额年复合增长率为6.8%,销售量年复合增长率为8.5%,而Gartner则预计2017- 2019年刻蚀设备全球销售额年复合增长率为6.7%。未来受益于芯片制造工艺制程不断微缩、新结构和新材料的不断涌现,刻蚀设备增量可期。

制造工艺日益复杂提升刻蚀难度,拉动刻蚀需求

随着制程不断推进和设计结构的革新,芯片制造工艺不断发展,一方面刻蚀难度的加大,推动了刻蚀设备的迭代;另一方面刻蚀步骤增加,拉动了刻蚀设备的需求量。

(篇幅所限,内容有删减,详见原文报告)

(1)Multiple Patterning技术

Multiple Patterning技术广泛应用于10nm制程时代,主要可分为Pitch Split技术和SAMP技术。集成电路微缩化不断发展,芯片制程不断提升,“光刻—刻蚀”的精密程度决定着集成电路的工艺节点。随着制程进入10nm级别,单步“光刻—刻蚀”已无法满足需求,Multiple Patterning技术可以提高图形密度,目前广泛应用于工业。Multiple Patterning技术主要可分为Pitch Split技术和SAMP技术。

Pitch Split技术,增加了刻蚀次数,拉动刻蚀设备的需求。

(篇幅所限,内容有删减,详见原文报告)

Self-aligned Multiple Patterning(SAMP)是目前10nm级制程领域极具竞争力的方案。

(篇幅所限,内容有删减,详见原文报告)

SAMP技术增加了刻蚀次数和刻蚀难度,推动了刻蚀设备的发展。一方面,由于SAMP过程涉及多层掩模的刻蚀,因此需要匹配多次刻蚀,增加了刻蚀次数。另一方面,该技术的主要难度在于:(1)选择比问题:重复次数增加的SAMP技术会需要更多层侧墙和掩模,使得刻蚀的工艺越加复杂,对于不同层如形成预图形的物质、间隔物、下层材料等,刻蚀选择比也具有更高的要求,从而保证图形转移的准确性。(2)侧墙形貌的控制:侧墙形貌是图形转移的关键掩模,刻蚀难度也随侧墙层数的增多而增多。一般采用各向异性刻蚀法获得侧墙,后美国曾申请专利采用侧向同性刻蚀法以获得更理想的侧墙形貌,同时也对刻蚀工艺提出了更高的要求。因此SAMP技术使得刻蚀步骤增多且难度加大,拉动了刻蚀设备的更新换代。

(2)基于金属硬掩模的双大马士革工艺

“双大马士革工艺”的用途是制造高密度的金属互连线。基于集成电路制程不断提升,金属连线密度不断增大,由此带来的电阻和寄生电容不可忽视,推动集成电路制造从金属铝互连发展为由镶嵌工艺实现的金属铜互连,同时低k值材料代替了二氧化硅成为金属层间的绝缘介质。这就是“双大马士革工艺”。其一般步骤为:先挖出柱状通孔,接着在金属层间的绝缘层中挖沟槽,然后在孔和槽中同时填入铜,再通过化学机械抛光工艺将铜磨平,形成金属互连线。

基于金属硬质掩模一体化刻蚀的双大马士革工艺最为先进,其增大了刻蚀难度,拉动了金属刻蚀设备的发展。

(篇幅所限,内容有删减,详见原文报告)

(3)浅槽隔离技术(Shallow Trench Isolation;STI)

浅槽隔离(STI)技术广泛用于有源区域之间的绝缘结构的制作,其比LOCOS工艺拥有较佳的隔离特性。STI结构的形成通常是先在半导体基底上沉积一层氮化硅层,然后图案化此氮化硅层形成硬掩膜,再蚀刻基底,在相邻的元件之间形成陡峭的沟渠;最后,在沟渠中填入氧化物形成元件隔离结构。

STI技术增大了刻蚀的难度,推动了刻蚀设备的发展。

(篇幅所限,内容有删减,详见原文报告)

(4)高深宽比刻蚀和高选择比刻蚀

随着集成电路制程的缩小,制造工艺日益复杂,高深宽比、高选择比、高均一性刻蚀日益重要。由于制程的缩小,在深度不变的情况的宽度愈来愈小,导致了更高的深宽比。高深宽比结构(HAR)的刻蚀工艺极易产生侧向弯曲、顶部CD和底部CD的变化、颈缩、倾斜及图形扭曲等问题。因此其刻蚀过程包含多个刻蚀步骤来满足剖面形貌、CD、刻蚀选择比、均匀度及工艺重复性要求,刻蚀难度加大,推动了刻蚀设备的更新换代。

随着制造工艺日益复杂,刻蚀对象种类增多,高选择比刻蚀日益重要。

(篇幅所限,内容有删减,详见原文报告)

新结构推动制造工艺发展,打开刻蚀设备市场

电子行业历来有着从下游看上游的逻辑,上下游联动效应显著。刻蚀设备下游应用领域主要包括逻辑、存储、MEMS、 功率器件、RFID、CMOS 图像传感器等,其中逻辑和存储应用市场占比最高(约65%)且仍呈现上升趋势。制程的不断推进以及设计结构的日益复杂是推动刻蚀设备发展的核心逻辑。DRAM小型化,增加多重图案刻蚀重复次数、HARC(High Aspect Ratio Contact)刻蚀需求;3D NAND 堆叠层数不断增多,带动 HARC市场增长;Logic/Foundry小型化,同时其结构日益复杂,增加多重图案重复次数和互连过程。下游的强劲增长,将催动上游刻蚀设备的需求。

(1)DRAM拉动Multiple Patterning和HAR市场

为提高存储性能和密度,DRAM制程不断缩小。DRAM的基本单元是一个晶体管加一个电容,并用电容有无电荷来表示数字信息0和1。为提升存储速度、降低成本和功耗,DRAM逐渐微型化,2014年,20 nm/1x nm制程占据市场份额不到10%,2017年,其占比已达到约75%。2018年,1y nm制程将开始涌现,并成为趋势。DRAM制程不断微缩,推动了其结构设计的更新和器件尺寸的减小,增大了制造工艺的难度。

DRAM电路图形密度增大,Multiple Patterning重复次数增加,增大刻蚀设备需求。

(篇幅所限,内容有删减,详见原文报告)

DRAM储存电容的深宽比随制程微缩几乎呈指数增加,拉动了HAR结构的刻蚀需求。

(篇幅所限,内容有删减,详见原文报告)

(2)3D NAND拉动HAR市场

3D NAND市场占比逐渐增大,层数逐渐增多。2D NAND是按照传统二维平面模式对闪存颗粒进行排列。随着NAND存储器在物联网和行动装置中的普及,轻薄、低功耗的需求日益提高,另外随着晶圆物理极限的不断逼近,固态硬盘上单体的存储单元内部能够装载的闪存颗粒接近极限,2D NAND已难以满足要求,3D NAND技术应运而生,该技术是在二维平面基础上,在垂直方向也进行闪存颗粒排列,从而对原本的平面堆叠方式进行了创新。

(篇幅所限,内容有删减,详见原文报告)

沉积和刻蚀工艺定义3D NAND,拉动HAR结构刻蚀,增加刻蚀步骤,为刻蚀设备需求提供强大支撑。

(篇幅所限,内容有删减,详见原文报告)

(3)Foundry/Logic拉动Multiple Patterning和 Intercontact process市场

逻辑电路制程不断微缩,晶体管层和互连层双轮驱动刻蚀设备增长。2014年,大于20nm支撑占据市场;随后14/16nm技术出现;到2016年,制程步入10nm级别;2017年,7nm出现,未来即将进入5/3nm制程。对于底部晶体管制造,平面结构制程工艺逐渐达到极限,难以有所突破,3D结构FinFET逐渐取代平面结构成为主流,增加刻蚀步骤和难度;对于上部互连层制造,随着电路密度加大,互连结构日益复杂,增加了刻蚀步骤;同时复杂的互连层带来的损耗逐渐增多,互连材料和设计趋于变革,为刻蚀设备带来新机会。

对于晶体管层,新结构FinFET成为主流。MOSFET是目前半导体产业最常使用的一种场效电晶体(FET),在2D构造MOSFET中,“闸极长度”大约10nm,是左右构造中最细小也最难制作的,因此我们常常以闸极长度来代表半导体制程的进步程度,这就是所谓的“制程线宽”。但是对于MOSFET而言,当闸极长度缩小到20nm以下时,会产生“短沟道效应”,源极和汲极的距离过近,闸极下方的氧化层愈来愈薄,电子可能发生“漏电”现象。同时原本电子是否能从源极流到汲极是由闸极电压来控制的,当闸极长度越小时,闸极对通道的影响力越小。平面结构很难再通过缩小制程来实现性能提升,由此,3D的FinFET技术诞生。FinFET,称为鳍式场效应晶体管,在该结构中,闸极设计成类似鱼鳍的叉状3D结构。其相对于平面结构具有众多优势:(1)更好的沟道控制能力;(2)更低的漏电流;(3)更低的阈值电压;(4)大幅缩减闸长。自2013年,FinFET技术开始成为市场主流。

FinFET结构增大刻蚀难度和刻蚀步骤,对刻蚀设备提出了更高的要求。

(篇幅所限,内容有删减,详见原文报告)

对于上部互连层,日益复杂的互连层,带来刻蚀设备需求。

(篇幅所限,内容有删减,详见原文报告)

海外龙头“自研+并购”优势明显,平台型企业全设备布局

  • 泛林:持续研发成就刻蚀龙头,积极外延占比不断提升

泛林(Lam Research)是仅次于应用材料、全球排名第二的半导体设备供应商。泛林集团成立于1980年,其主要业务包括薄膜沉积、刻蚀、去胶和清洗以及质量监控系统五大部分,是世界领先的半导体设备提供商,是刻蚀机领域的技术先驱和市场领导者。

泛林市场份额增长迅速,盈利能力强。

(篇幅所限,内容有删减,详见原文报告)

公司刻蚀设备主要有五种类型:(1)Conductors Etch;(2)Dielectric Etch(介质刻蚀);(3)Metal Etch(金属刻蚀);(4)TSV刻蚀;(5)MEMS/Deep Si Etch。

一是Conductors刻蚀,主要有Kiyo产品系列。Kiyo产品系列通过原位蚀刻能力、连续等离子和先进的无晶圆自动清洗技术实现了高生产率和多薄膜叠层的低缺陷率。为了解决图案化中的技术变化问题,Kiyo系列采用Hydra?技术提供最先进的功能,该技术可为NVM,DRAM和逻辑器件中的FEOL / BEOL工艺模块提供良好的晶圆内均匀性。此外,Kiyo系统可配置为执行原子层蚀刻,应用包括FinFET栅极,STI等。

二是介质刻蚀。主要有Flex产品系列,多频率、小体积、受限制的等离子体设计实现了均匀性、可重复性和可调性, 该系统通过原位多步刻蚀和连续等离子体功能实现了高生产率和低缺陷率,应用包括用于DRAM电容单元的高纵横比应用等。

三是金属刻蚀。Versys Metal产品系列为BEOL金属蚀刻工艺提供了一个灵活的平台。 对称腔室设计和独立调谐功能为金属硬掩模应用提供均匀性控制,该产品专有的腔室清洁技术确保BEOL加工的高可用性,高产量和出色的工艺重复性。

四是TSV刻蚀。主要为Syndion产品系列,该系列为TSV和CIS蚀刻应用提供低风险、灵活的解决方案。Syndion产品由于高蚀刻速率、出色的重复性以及TSV叠层(硅、电介质、导电膜)中的多种材料的原位蚀刻而提供了较低的成本。 该系统支持传统的单步刻蚀和快速交替工艺(“RAP”), 高工艺灵活性、卓越的剖面控制和出色的均匀性能够成功实现各种互补金属氧化物半导体和图像传感器应用的TSV。

五是MEMS/Deep Si Etch。主要为DSiE 产品系列。该系列产品为深硅刻蚀提供了解决方案。广泛应用于MEMS的沟槽、通孔的深硅刻蚀,有源器件的硅槽刻蚀以及晶圆级封装的TSV刻蚀。

公司在等离子体刻蚀领域市场份额第一。

(篇幅所限,内容有删减,详见原文报告)

泛林重视研发技术领先,在多数细分领域均为龙头地位,推动行业发展。如在刻蚀领域,泛林介质刻蚀位列全球第二,导体刻蚀则排名第一;在沉积领域,其钨沉积和铜沉积均为全球第一,氧化物沉积则排名第二;在清洗领域第三,在更细分的斜角清洗领域则位列全球第一。公司的领导力主要体现在四个方面。一是垂直缩放(Vertical Scaling),包括高纵横比刻蚀技术、高生产率平台、压力控制、选择性刻蚀等;二是多重图案化(Multiple Patterning),包括垫片沉积、EUV吸收层、选择性沉积、先进制程控制等;三是原子量级加工(Atomic-Scale Processing),包括3D NAND ALD钨字线、晶体管间隔物沉积、自动校准ALE等;四是新材料(New Material)。公司对刻蚀、沉积、清洗等设备进行持续而大量的研发投资,研发支出稳定增长,2017年达到10.3亿美元,占营收比重始终保持12%以上。

公司积极外延并购,打造平台型企业。

(篇幅所限,内容有删减,详见原文报告)

平台型企业多元化业务,技术互补产品协同,促进解决方案升级,抢占市场份额。

(篇幅所限,内容有删减,详见原文报告)

  • 应用材料:刻蚀业务快速增长,多样化并购开疆扩土

AMAT(应用材料)公司是全球最大的半导体设备供应商,其规模最大,设备种类最多,是平台型公司的最典型代表。公司创建于1967年,业务主要由半导体产品事业部、全球服务产品事业部、显示与临近市场事业部和集团及其他产品事业部组成。2017年,半导体产品事业部占公司总营收的65%,是公司最主要的收入来源。公司半导体设备产品种类繁多,覆盖原子层沉积、化学气相沉积、物理气相沉积、电气化学沉积、外延工艺、刻蚀、离子注入、测量与检测、快速热处理等,几乎包揽光刻机以外的半导体制造各环节所需设备,是三星电子、台积电、美光、英特尔等巨头的设备供应商。公司已连续15年位列半导体设备领域第一名,是全球半导体设备供应商龙头,行业地位稳固。

公司刻蚀设备产品丰富,增长迅速。

(篇幅所限,内容有删减,详见原文报告)

回顾AMAT的发展历程,首先,公司积极进行多样化并购,拓展产品线,打造平台型企业。公司目前几乎包揽光刻机以外的半导体制造各环节所需设备,是半导体制造设备的综合平台。要保证广泛的产品覆盖度,公司不得不面临技术研发投入大、研发周期长、失败风险高、技术更新迭代迅速的问题,而多样化的外延并购可以加快公司技术更新速度,适应市场需求,并降低内部研发失败的风险。

(篇幅所限,内容有删减,详见原文报告)

其次,公司顺应产业转移趋势,积极进行全球布局,扩大市场。上世纪70年代,美国对日本进行以家电行业为主导的装配产业转移,这是历史上第一次半导体产业转移。基于此,1979和1984年,AMAT的日本子公司和技术研发中心相继设立。1979至1983年期间,公司在日本地区销售额年均复合增长率达93%,1983年日本销售额占公司总销售额比例达到30%。上世纪90年代,日本经济泡沫破裂,出现了从日本到韩国和台湾的第二次半导体产业转移,韩国和台湾借此机会确立了在PC和手机端的芯片霸主地位,AMAT于1985和1989年分别设立韩国办事处和台湾办事处。此外,公司于1984年开始进入中国市场,成为第一个在中国内地设立客服中心的半导体设备商,于1991年建立新加披办事处,在欧洲的苏格兰、德国也设立了营业部。广阔的全球市场使公司营业额不断实现突破。

最后,AMAT始终注重内部技术研发。

(篇幅所限,内容有删减,详见原文报告)

标的推荐:国内厂商奋起直追,推荐关注北方华创、中微半导体

国内公司服务优势明显,技术紧跟步伐,有望实现弯道超车。(1)服务上,随着制造工艺要求不断提高,刻蚀设备日益复杂,设备相关服务日益重要。国内公司相比于国外公司,具有地理优势,能够为国内客户提供更加高效、快速响应的售前、售中及售后服务。国内公司有望以服务为优势,逐渐抢占市场份额,加速进口替代。(2)技术上,国内公司奋力赶超,在先进制造工艺上已与国外公司站在同样起跑线上。中微半导体在介质刻蚀领域一骑绝尘,7nm制程已实现量产,并成功进入台积电产线;5nm制程正在研发,有望在该领域弯道超车;电容型介质刻蚀设备已进入全球前三。同时其已切入TSV硅通孔刻蚀设备和金属硬掩膜刻蚀设备。其8英寸和12英寸设备国内市占率超过50%。北方华创重点布局金属刻蚀和硅刻蚀领域。其中硅刻蚀机已突破14nm技术;金属硬掩膜刻蚀机攻破28-14nm制程。同时其介质刻蚀中侧墙刻蚀已成为公司刻蚀设备强项。(3)发展策略上,公司均向平台型企业迈进,通过合理并购开拓业务,升级解决方案,抢占市场份额。

公司产品市场地位领先,下游应用领域广泛,客户质量高。公司产品广泛应用于LED、MEMS、光伏、先进封装等领域。在过去的5年中,LED、光伏、先进封装等领域公司设备市占率稳居第一。公司的14nm制程等离子刻蚀机、ALD等设备已成功进入集成电路主流代工厂;应用于55nm的硅刻蚀机被国内领军集成电路芯片制造企业指定为Baseline机台,28nmPVD和8英寸高密度等离子硅刻蚀机已进入中芯国际生产线;公司的深硅刻蚀设备成功挺进东南亚市场。

公司在刻蚀设备领域主攻硅刻蚀和金属刻蚀,其中硅刻蚀机已突破14nm技术。2005年8月28日,北方微电子公司自主研发的8英寸高密度等离子体硅刻蚀机正式交付中芯国际(天津)集成电路制造有限公司,开始在生产线上进行安装和调试,这是中国第一台自主研发干法刻蚀机在中芯国际上线,是中国在半导体设备研发领域的一个新的里程碑。目前,公司等离子刻蚀设备产品线丰富,在集成电路、半导体照明、微机电系统、先进封装、功率半导体等领域可提供高端装备及工艺解决方案,形成了对硅、介质、化合物半导体、金属等多种材料的刻蚀能力。2016年,公司在LED刻蚀设备市场占有率达到83%。公司先进的硅刻蚀机,采用STI技术,已突破14nm技术。公司有望率先突破14nm刻蚀领域。

NMC612D刻蚀机是北方华创自主研发的国内首台12英寸14纳米FinFET等离子硅刻蚀机,已正式进入上海集成电路研发中心。自半导体制程进入14nm,采用FinFET 3D结构工艺已成为主流技术。14纳米FinFET相比于传统的平面型晶体管,引入了截然不同的工艺流程,这对刻蚀设备提出更高的挑战。NMC612D硅刻蚀机满足了14nm FinFET的各项工艺要求。设备采用了新开发的同步脉冲等离子技术,通过对等离子体的实时控制和诊断来实现低损伤和高选择比,采用多区ESC以获得更高的CD均匀性,增加高温上电极的设计来降低缺陷,增大Throughput。

NMC612D硅刻蚀机多项关键指标达到国际先进水平,满足28/14纳米多种硅刻蚀工艺制程要求,同时具备10/7纳米工艺延伸能力。目前,该产品正式进入上海集成电路研发中心,与客户共同开展研发工作。

NMC612M 12英寸氮化钛金属硬掩膜刻蚀机攻破28-14nm制程。随着器件尺寸的不断缩小,沟槽的深宽比越来越大,对硬掩膜材料提出了更高的要求。传统的双大马士革工艺所采用的氮化硅或氧化层掩膜,由于和低k介电层之间的选择比不高,已经无法满足在沟槽刻蚀的同时保护沟槽之间低k介质的要求。基于TiN金属硬掩膜双大马士革工艺则应运而生。NMC612M氮化钛金属硬掩膜刻蚀机则是满足TiN硬掩膜刻蚀要求的新一代金属刻蚀机。该产品主要有三个亮点:(1)采用脉冲等离子技术和多区ESC技术。提供同步脉冲双射频等离子源,有效改善负载效应和等离子体损伤,在刻蚀形貌控制、均匀性控、减少刻蚀损伤、刻蚀选择比提高,可满足刻蚀工艺的更高要求。(2)设备应用多接口平台技术,满足客户不同的腔室数量要求。(3)采取先进的表面处理和陶瓷镀层技术,有利于减少缺陷和颗粒的产生。该产品已攻破28-14nm制程。

公司注重内部研发,研发占比远高于国外龙头。

(篇幅所限,内容有删减,详见原文报告)

公司秉持平台型企业发展战略,合理外延扩张,强化产品性能,拓展产品线。公司业务布局广泛,目前拥有半导体装备、真空装备、新能源锂电设备及精密元器件四个事业群,其中半导体装备包括7大系列产品,囊括晶圆制造过程中的薄膜生长和刻蚀环节以及辅助设备,产品线丰富。2017年8月,公司全资子公司“北方华创微电子”拟以在美国设立子公司的方式以1,500万美元收购美国Akrion Systems LLC公司,双方于2018年1月完成交割。Akrion专注于半导体硅晶圆清洗设备,产品下游应用领域与公司基本重合,本次收购后公司的清洗机业务部将拥有单片与批式清洗两大产品线,产品结构更加完善,公司技术与客户积累也得到强化,进一步扩大清洗机市场。

  • 中微半导体(暂未上市):介质刻蚀龙头,逐渐打入硅通孔刻蚀

中微半导体公司暂未上市,但作为国内龙头刻蚀公司简介如下供投资者参考。

中微半导体在芯片介质刻蚀设备、硅通孔刻蚀设备、MOCVD设备三大细分领域均成为世界三强。中微半导体(AMEC)成立于2004年,是国内领先的高端芯片设备企业,也是大基金一期首个投资企业。公司专注于刻蚀和化学薄膜沉积类型设备的生产,其产品能够最大限度利用拥有的产品资源,如主机、软件系统等,大大缩短产品开发周期和减少产品发开成本。其介质刻蚀设备、硅通孔刻蚀设备、MOCVD设备广泛应用于国际市场和国内市场,均位列世界三强。VOC设备客户已验证合格并实现重复订货,有限推广到LCD产业。硅刻蚀设备公婆28-10nm制程,正在进行客户验证阶段。2014年中微公司一家独占全国半导体设备出口额的79%。

公司已成功进入海内外领先客户供应链。目前,公司芯片介质刻蚀设备已在台积电7nm、10nm产线工作,并与其联合进行5nm认证,同时占据中芯国际50%以上新增采购额。硅通孔刻蚀设备在我国TSV/CIS/MEMS刻蚀机市场市占率超过50%,MEMS刻蚀机已进入德国博世和意法半导体。MOCVD设备方面,公司的第二代Primo A7 MOCVD设备在国内市场已全面取代德国Aixtron和美国Veeco,获得80%市场份额。公司设备已经进入了全球大半排名前列的晶圆厂。

公司深耕介质刻蚀设备,7nm制程已实现量产,5nm制程正在研发;电容型介质刻蚀设备已进入全球前三。截至目前公司在介质刻蚀设备已经实现三代产品迭代,分别是Primo D-RIE、Primo AD-RIE、Primo SSC AD-RIE,以及一款与除胶机集成的Primo iDEA设备。公司介质刻蚀设备已进入16-7nm制程量产,在10nm和7nm的研发线核准数道BARK刻蚀应用,并成为标配设备,已经开始5nm器件的刻蚀开发。目前介质刻蚀设备共进入25条芯片生产线,生产4300多万片晶圆,其中在台积电拥有232个反应台,累计生产晶圆超过2400万片,包括台积电7nm、10nm量产线。此外,中微的电容型介质刻蚀设备已进入全球市场前三,仅次于东京电子和泛林。

TSV硅通孔刻蚀设备方面,8英寸和12英寸设备国内市占率超过50%。公司目前拥有两款TSV硅通孔设备和MEMS刻蚀设备,分别为:Primo TSV200E和Primo TSV300E。两款产品广泛应用于8寸和12寸制作工艺,具有以下创新点:(1)配备高效冷却系统的5kW功率射频电感耦合等离子体源功率电源,可以提高工艺调整能力。(2)拥有自主知识产权的气体分布系统。(3)尺寸可变的气体集聚还可以优化刻蚀均匀性。硅通孔刻蚀设备应用广泛,中微在3年内已运出100个反应台,在MEMS和CIS加工超过340万片晶圆。在TSV/MEMS/CIS刻蚀机市场已占有超过50%市场。中微自主设计的MEMS刻蚀机达到国际最先进水平,与欧美同类型设备相比具有良率高、输出量大、成本低的优势,已成功进入国际最领先的德国博世和意法半导体。中微的TSV硅通孔刻蚀机在8英寸和12英寸设备国内市场占有率超过50%,是业界唯一的双台机,无论技术性能、产率和成本均优于美国科林和英国SPTS,市场份额呈现进一步上升趋势。

公司技术水平领先,研发实力强劲。公司拥有尹志尧等100多位来自美国硅谷、日本、韩国、东南亚及台湾地区的行业专家,曾领导或参与20多个国际先进半导体设备的开发及市场化。研发人员占公司员工总数近三分之一。公司30年来一直致力于推动刻蚀技术和设备的发展,在32项关键的等离子体刻蚀技术和设备创新突破中,由中微成员或中微首创的有19项,占比达到60%。

公司布局MOCVD业务,逐渐积累平台型企业优势。除了刻蚀业务,公司另一主营业务为MOCVD设备业务。MOCVD设备,是指金属有机化合物气相沉积设备,是加工LED芯片的核心设备。过去,该领域主要由美国Veeco和德国Aixtron两家公司把控市场。目前公司已经完全打败国外竞争对手。公司第二代Primo A7 MOCVD 设备,已在国内全面取代德国Aixtron和美国 Veeco的设备成为2017年三安、华灿、聚灿等主要LED芯片厂的唯一供应商。目前该设备已有100余台进入产线。沉积设备与刻蚀设备皆为半导体制造的关键步骤设备,打通两项业务有利于公司提供更加完善的解决方案,发挥设备参数设定、功能设计等方面的协同效应,增强产品竞争力,拉动业务增长。

今天是《半导体行业观察》为您分享的第1729期内容,欢迎关注。

关于摩尔精英

摩尔精英是领先的芯片设计加速器,重构半导体基础设施,让中国没有难做的芯片。主营业务包括“芯片设计服务、供应链运营服务、人才服务、企业服务”。覆盖半导体产业链1500多家芯片设计企业和50万工程师,掌握集成电路精准大数据。目前员工200人且快速增长中,在上海、硅谷、南京、北京、深圳、西安、成都、合肥、广州等地有分支机构和员工。